高质量DesignWare DDR PHY IP核为NVIDIA提供无与伦比的性能、延迟和电源效率

　　DDR PHY支持DDR5/4的每个通道多个DIMM，满足NVIDIA的网络数据速率和内存容量要求

　　基于固件的现场可升级训练可提高通道的稳定性和可靠性，并且有助于算法更新，从而降低采用新内存协议的风险

　　近日，新思科技(Synopsys, Inc.,纳斯达克股票代码：SNPS)宣布，NVIDIA的网络业务部门Mellanox将采用经验证的DesignWare® DDR5/4 PHY IP核，以满足其针对高性能计算和人工智能应用的InfiniBand网络芯片不断变化的内存需求。NVIDIA正在高性能和云计算领域投入更多，凭借高达80位数据路径和对每个通道多个DIMM的支持，DesignWare DDR5/4 IP核可满足NVIDIA基本数据速率和内存容量的要求。作为新思科技广泛的内存接口IP核组合的一部分，DesignWare DDR5/4 PHY IP核由控制器、PHY和各种工艺的验证IP核组成，支持所有必备功能，有助于Mellanox将这些IP核整合到其ASIC和芯片中，降低相关风险。

　　DesignWare DDR5/4 PHY IP核提供基于固件的训练，无需更改硬件即可进行现场升级，从而帮助客户降低采用新协议的风险。基于固件的训练也有助于使用复杂的训练模式，在系统层面上支持最高裕度和通道可靠性。就功率效率而言，DDR5/4 PHY IP核提供多个低功率状态，具有较短的退出延迟和多个预训练状态，可实现动态频率调整功能。

　　新思科技解决方案事业部营销高级副总裁John Koeter表示：“用于数据密集型网络和人工智能应用的高性能ASIC和芯片，需要可有效降低性能瓶颈的高带宽片外存储器技术。DesignWare DDR5/4 PHY IP核以最高数据速率运行，具有基于固件的训练等差异化功能，使NVIDIA等公司能够以更低的风险在其设计中部署最新功能。”

　　NVIDIA旗下Mellanox业务工程部高级副总裁Shlomit Weiss称：“长期以来，我们一直将新思科技的高质量IP核集成到我们的芯片中，因此我们选择将其DesignWare IP核整合到我们具有网络计算功能的最新InfiniBand解决方案中。新思科技的DDR PHY IP核是市面上的最佳解决方案，既能满足我们严格的内存需求，也能为我们提供实现差异化产品所需的质量、容量和性能。”

　　可用性和资源

　　DesignWare IP核简介

　　新思科技是面向芯片设计提供高质量硅验证IP核解决方案的领先供应商。DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP整合进芯片，新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP子系统。新思科技对IP核质量的广泛投资、全面的技术支持以及强大的IP开发方法使设计人员能够降低整合风险，并加快上市时间。垂询DesignWare IP核详情，请访问。

　　新思科技简介

　　新思科技(Synopsys, Inc. , 纳斯达克股票代码：SNPS)是众多创新型公司的 Silicon to Software™(“芯片到软件”)合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第 15 大软件公司，新思科技长期以来一直是电子设计自动化(EDA)和半导体IP领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统(SoC)设计人员，还是编写需要最高安全性和质量的应用程序的软件开发人员，新思科技都能够提供您所需要的解决方案，帮助您推出创新性的、高质量的、安全的产品。