要点：

　　用于GF 12LP+解决方案的DesignWare IP核产品组合包括USB4、PCIe 5.0、Die-to-Die HBI和112G USR/XSR、112G Ethernet、DDR5、LPDDR5、MIPI、OTP NVM等

　　两家公司之间的长期合作已成功实现了DesignWare IP核从180纳米到12纳米的开发，可应用于广泛领域

　　新思科技(Synopsys, Inc.，纳斯达克股票代码：SNPS)今日宣布与GLOBALFOUNDRIES®(GF®)开展合作，开发用于GF的12LP+ FinFET解决方案的广泛DesignWare® IP产品组合，包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI以及112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY、模拟到数字转换器和一次性可编程(OTP)非易失性存储器(NVM)IP。DesignWare IP核经过优化，可满足GF12LP+解决方案中云计算和AI芯片对高带宽内存吞吐量和可靠高性能连接的需求。此次合作标志着两家公司之间长期成功合作的又一重要里程碑。

　　作为GF最先进的FinFET解决方案，12LP+以GF成熟的14纳米/12LP平台为基础。该平台现已成功出货超过一百万片晶圆。相较于12LP，12LP+的性能提升包括SoC水平逻辑性能提高了20%以及逻辑晶片尺寸方面改进了10%。

　　“我们的12LP+解决方案经专门设计，集性能、功率和面积的出色表现于一体，可满足高性能计算、云和边缘AI加速器、存储以及航空航天和国防应用领域的特定需求。”GF生态系统和设计解决方案副总裁Mark Ireland表示， “通过与领先的IP供应商新思科技合作，共同开发可用于GF12LP +解决方案的一系列高质量DesignWare IP核，为我们的共同客户提供更大的差异化优势和更高的价值，同时在最大程度上降低他们的开发成本并加快产品上市时间。借助Die-to-Die IP，我们可以为那些转向小芯片架构并寻求更低产品成本和更高配置灵活性的客户提供支持。”

　　“作为值得信赖的IP供应商，新思科技继续加强与GF这样的重要晶片代工厂合作方面的投入，以提供融合最新工艺技术的高品质DesignWare IP核，让设计人员可以获益于性能、功率和尺寸方面的改进。”新思科技 IP营销和战略高级副总裁John Koeter表示， “数十年来，我们与GF开展长期合作，为设计人员提供了包括12LP+解决方案在内的基于GF技术的业内最广泛IP组合，协助其集成包括快速增长的高性能计算、云和边缘AI加速器以及存储、航空航天和国防等应用市场所需的最新一代IP。”

　　上市时间

　　DesignWare PCIe 5.0、PCIe 2.1硅片设计套件现已上市。

　　DesignWare USB4/3.2/DPTX/3.0/2.0、PCIe 4.0、LPDDR4X multiPHY、Die-to-Die HBI 以及112G USR/XSR、112G Ethernet、MIPI M-PHY和模拟IP硅片设计套件计划于2020年下半年上市。

　　DDR5/4、LPDDR5/4/4X硅片设计套件和DesignWare OTP NVM IP初步设计套件计划于2021年第一季度上市。

　　DesignWare IP核简介

　　新思科技是面向芯片设计提供高质量硅验证IP核解决方案的领先供应商。DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP、有线和无线接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP整合进芯片，新思科技IP Accelerated计划提供IP原型设计套件、IP软件开发套件和IP子系统。新思科技对IP核质量的广泛投资、全面的技术支持以及强大的IP开发方法使设计人员能够降低整合风险，并加快上市时间。垂询DesignWare IP核详情，请访问。

　　新思科技简介

　　新思科技(Synopsys, Inc. , 纳斯达克股票代码：SNPS)是众多创新型公司的 Silicon to Software™(“芯片到软件”)合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第 15 大软件公司，新思科技长期以来一直是电子设计自动化(EDA)和半导体IP领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统(SoC)设计人员，还是编写需要最高安全性和质量的应用程序的软件开发人员，新思科技都能够提供您所需要的解决方案，帮助您推出创新性的、高质量的、安全的产品。